La tecnologia HLS consente di descrivere circuiti complessi attraverso linguaggi di alto livello, come C/C++, aumentando la produttività e riducendo i tempi di progettazione e
validazione. Una descrizione di alto livello permette direttamente di esprimere una semantica data-flow, facendo dell’HLS un forte candidato per l’accelerazione efficiente
degli algoritmi DSP/ISP e dell’Artificial Vision.
Questa tesi esplorerà i trade-off di prestazioni ed area di design HLS per applicazioni DSP e ISP ad alto throughput, sia nel contesto dello sviluppo di acceleratori che
dell’integrazione di sistemi.
Argomento principale:
High-Level Synthesis (HLS)
Digital Signal Processing (DSP) / Image Signal Processing (ISP)
Requisiti di base:
Ingegneria Informatica, Elettronica, dell’Automazione, delle Telecomunicazioni o corsi affini.
Conoscenza dei linguaggi di programmazione C/C++
Conoscenza dei sistemi digitali e digital signal processing (DSP)
Familiarità con linguaggi hardware Descrizione (VHDL e/o Verilog)
Familiarità con tecnologie FPGA (AMD Xilinx, Intel Altera, Microchip, Lattice)
Sede: Napoli
______________
HLS technology allows to describe complex circuitry through high-level languages, such as C/C++, boosting productivity and reducing design-to-validation time. Such a high-level
description allows for a straightforward data-flow semantics, showcasing as a strong candidate for the efficient acceleration of DSP/ISP algorithms and Artificial Vision.
This thesis will explore the trade-offs performance and area of HLS designs for high-throughput DSP and ISP applications, in the context of both accelerator development and system integration.
Main topic:
High-Level Synthesis (HLS)
Digital Signal Processing (DSP) / Image Signal Processing (ISP)
Requirements/course of study:
Computer engineering, electronic engineering, telecommunication engineering or similar
Knowledge of C/C++ programming languages
Knowledge of digital systems and digital signal processing (DSP)
Familiarity with hardware description languages (VHDL and/or Verilog)
Familiarity with FPGA technologies (AMD Xilinx, Intel Altera, Microchip, Lattice)
Location: Naples
