Questa tesi fornirà un’indagine completa sui criteri di progettazione per un Monolithic Microwave Integrated Circuit (MMIC) Low-Noise Amplifier (LNA). L’obiettivo primario è stabilire una metodologia di progettazione sistematica che gestisca i trade-off critici tra noise figure (NF), guadagno (S21), input/output matching (S11/S22) e stabilità.
Il progetto si concentrerà sulla progettazione di un LNA multi-stage operante nella banda Ka (ad esempio, 28 GHz) destinato ad applicazioni quali la comunicazione 5G o i ricevitori
satellitari. La progettazione sarà implementata utilizzando un processo commerciale basato su pseudomorphic High Electron Mobility Transistor (pHEMT) in Arseniuro di Gallio (GaAs) da
0,15 µm.
La metodologia coprirà la selezione del dispositivo attivo, le scelte della topologia del circuito, il biasing (polarizzazione) in corrente continua, le tecniche di stabilizzazione e la cruciale
transizione dalla simulazione a livello di schema al layout fisico con verifica elettromagnetica (EM). Il risultato finale sarà un layout GDSII completo dell’LNA MMIC, supportato da un’analisi dettagliata delle scelte di progettazione che bilanciano le metriche di prestazione in competizione.
Argomento principale: MMIC,LNA.
Corso di studio e requisiti candidato: Ingegneria Elettronica
Sede tirocinio: Napoli
_________
This thesis shall afford a comprehensive investigation into the design criteria for a Monolithic Microwave Integrated Circuit (MMIC) Low-Noise Amplifier (LNA). The primary objective is to establish a systematic design methodology that navigates the critical trade-offs between noise figure (NF), gain (S21), input/output matching (S11/S22), and stability.
The project will focus on the design of a multi-stage LNA operating in the Ka-band (e.g., 28 GHz) intended for applications such as 5G communication or satellite receivers. The design will
be implemented using a commercial 0.15µm Gallium Arsenide (GaAs) pseudomorphic High Electron Mobility Transistor (pHEMT) process.
The methodology will cover active device selection, circuit topology choices, DC biasing, stabilization techniques, and the crucial transition from schematic-level simulation to physical layout with electromagnetic (EM) verification. The final deliverable will be a complete GDSII layout of the MMIC LNA, supported by a detailed analysis of the design choices that balance
competing performance metrics.
Main Topic: MMIC,LNA
Course of Study and Candidate Requirements: Electronic Engineering, RF basic knowledge.
Internship Location: Naples
